


CHƯƠNG 4 :MẠCH TỔ HỢP

- Bộ giải mã (Decoder)
 - Binary decoder
 - BCD to Led 7 segment
- Bộ mã hóa (Encoder)
- Bộ dồn kênh (Multiplexer)
- Bộ phân kênh (Demultiplexer)

CHƯƠNG 4 : MẠCH TỔ HỢP



$$Y_1 = f_1 (x_0, x_1, \dots, x_{n-1})$$

$$Y_2 = f_2 (x_0, x_1, \dots, x_{n-1})$$

.....

$$Y_{m-1} = f_{m-1} (x_0, x_1, \dots, x_{n-1})$$

- Mạch tổ hợp có n ngõ vào, m ngõ ra. Mỗi ngõ ra chỉ phụ thuộc vào các ngõ vào chứ không phụ thuộc vào các ngõ ra khác.
- Ứng với mỗi giá trị của ngõ vào thì các ngõ ra có một giá trị xác định.

Nguyên tắc thiết kế mạch tổ hợp

- Xác định số ngõ vào/ra
- Lập bảng trạng thái
- Viết hàm của các ngõ ra theo các ngõ vào
- Rút gọn hàm của các ngõ ra
- Vẽ mạch logic

Bài tập


1. Thiết kế mạch tổ hợp có chức năng chuyển đổi từ mã BCD sang mã quá 3
2. Thiết kế mạch tổ hợp có chức năng chuyển đổi từ mã BCD sang mã Gray
3. Thiết kế mạch tổ hợp có chức năng chuyển đổi từ số nhị phân 3 bit sang số bù 1.

Yêu cầu :1. Dùng cổng logic thiết kế hàm
2. Dùng decoder thiết kế hàm

□ BỘ GIẢI MÃ (DECODER)

- Là mạch logic tổ hợp chấp nhận một tập hợp đầu vào biểu diễn một số nhị phân và chỉ kích hoạt đầu ra tương ứng với giá trị nào đó.
- Bộ giải mã nhị phân, xem xét đầu vào của nó, xác định số nhị phân hiện diện, và kích hoạt một đầu ra tương ứng với số đó; còn tất cả đầu vào khác không tích cực.


❖ Bộ giải mã nhị phân



Chỉ có một đầu ra
tích cực đáp lại mỗi
trạng thái đầu vào

Decoder 2 to 4 ngõ ra tích cực mức cao.

- Sơ đồ logic




Decoder 2 to 4 ngõ ra tích cực mức cao.

- Bảng trạng thái:

Ngõ vào		Ngõ ra			
B	A	Y_3	Y_2	Y_1	Y_0
0	0	0	0	0	1
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	0	0	0


- Ký hiệu logic:



Ký hiệu logic

Decoder 2 to 4 ngõ ra tích cực mức thấp

- Sơ đồ logic




Sơ đồ logic

Decoder 2 to 4 ngõ ra tích cực mức thấp

- Bảng trạng thái:

Ngõ vào		Ngõ ra			
B	A	Y_3	Y_2	Y_1	Y_0
0	0	1	1	1	0
0	1	1	1	0	1
1	0	1	0	1	1
1	1	0	1	1	1

- Ký hiệu logic:



Decoder 2 to 4 có ngõ vào cho phép


- Sơ đồ logic

$$Y_0 = E + A_1 + A_0$$

$$Y_1 = E + A_1 + \bar{A}_0$$


$$Y_2 = E + \bar{A}_1 + A_0$$

$$Y_3 = E + \bar{A}_1 + \bar{A}_0$$



Decoder 2 to 4 có ngõ vào cho phép

- Sơ đồ logic




Decoder 2 to 4 có ngõ vào cho phép

- Bảng trạng thái

Ngõ vào		Ngõ ra			
Cho phép	Dữ liệu				
E	A B	$\overline{Y}_3$	$\overline{Y}_2$	$\overline{Y}_1$	$\overline{Y}_0$
0	0 0	1	1	1	0
0	0 1	1	1	0	1
0	1 0	1	0	1	1
0	1 1	0	1	1	1
1	x x	1	1	1	1


- Ký hiệu logic



GHI CHÚ


- Ngõ vào cho phép E ở mức cao:
 - $E=1$: tích cực $\Rightarrow$ cho phép IC hoạt động
 - $E=0$: không tích cực $\Rightarrow$ cấm IC hoạt động, tất cả các ngõ ra đều không tích cực.
- Ngõ vào cho phép E ở mức thấp:
 - $E=0$: tích cực $\Rightarrow$ cho phép IC hoạt động
 - $E=1$: không tích cực $\Rightarrow$ cấm IC hoạt động, tất cả các ngõ ra đều không tích cực.

Ví dụ: Cho các decoder như hình vẽ



- $E=0, BA=00, Y_3 Y_2 Y_1 Y_0 = ?$
- $E=0, BA=01, Y_3 Y_2 Y_1 Y_0 = ?$
- $E=1, BA=10, Y_3 Y_2 Y_1 Y_0 = ?$
- $E=1, BA=11, Y_3 Y_2 Y_1 Y_0 = ?$


Bài tập:



Dùng cổng logic thiết kế các decoder như 4 hình trên, A là MSB, B là LSB

Decoder 3 to 8 (74138)


- Ký hiệu logic:
- Bảng trạng thái:



Ngõ vào						Ngõ ra							
Cho phép			Dữ liệu										
G	$\overline{G}_{2A}$	$\overline{G}_{2B}$	C	B	A	$\overline{Y}_7$	$\overline{Y}_6$	$\overline{Y}_5$	$\overline{Y}_4$	$\overline{Y}_3$	$\overline{Y}_2$	$\overline{Y}_1$	$\overline{Y}_0$
L	x	x	x	x	x	H	H	H	H	H	H	H	H
x	H	x	x	x	x	H	H	H	H	H	H	H	H
x	x	H	x	x	x	H	H	H	H	H	H	H	H
H	L	L	x	x	x	Đáp ứng với mã đầu vào nhị phân A B C							

Ghép các Decoder


- Để tăng số ngõ vào-ra
- Mỗi decoder ghép phải có ngõ vào cho phép
- Ghép 2 decoder 2 to 4 $\rightarrow$ 1 decoder 3 to 8




❑ Dùng Decoder thực hiện hàm Boole

Ví dụ : $F(A,B,C) = \Sigma(0,1,3,6) = m_0 + m_1 + m_3 + m_6$
 $= Y_0 + Y_1 + Y_3 + Y_6$ (của Decoder).

- Sơ đồ thực hiện dùng Decoder như sau:



- Nếu sử dụng Decoder có ngõ ra tích cực mức thấp thì cũng cách làm tương tự như trên ta sẽ có mạch $F(A,B,C) = \Sigma(0,1,3,6)$ như sau:



Câu hỏi ôn tập

1. Mỗi lần có thể kích hoạt nhiều đầu ra của bộ giải mã hay không?
2. Các đầu vào cho phép của bộ giải mã có chức năng gì
3. Nêu rõ trạng thái của các đầu ra 74138 cho mỗi tập hợp đầu vào sau đây:
 - a. $G_1 = \overline{G_{2A}} = \overline{G_{2B}} = 1, C = B = 1, A = 0$
 - b. $G_1 = 1, \overline{G_{2A}} = \overline{G_{2B}} = 0, C = 0, B = A = 1$


Bài 1: Nêu rõ trạng thái của các đầu ra 74138 cho mỗi tập hợp đầu vào sau đây:

a. $G = G_{2A} = G_{2B} = 1, C = B = 1, A = 0$

b. $G = 1, \overline{G}_{2A} = \overline{G}_{2B} = 0, C = 0, B = A = 1$

c. $G = 1, \overline{G}_{2A} = 1, \overline{G}_{2B} = 0, C = 0, B = 1, A = 0$

d. $G = 1, \overline{G}_{2A} = \overline{G}_{2B} = 0, C = 1, B = A = 0$



Bài 2: Dùng cổng logic thiết kế mạch sau: 4 công tắc điều khiển bóng đèn y, đèn chỉ sáng khi bất kỳ 3 công tắc trở lên đóng.




Bài 2: Dùng cổng logic thiết kế mạch sau: 4 công tắc điều khiển bóng đèn y, đèn chỉ sáng khi bất kỳ 3 công tắc trở lên đóng.

Bộ mã hóa (Encoder)

- Khái niệm
- Bộ mã hóa ưu tiên

Khái niệm Encoder

Sơ đồ khối mạch mã hóa






Nguyên lý hoạt động:

Đối lập với quy trình giải mã.

- Bộ mã hóa có 2^n ngõ vào và n ngõ ra.
- Trong 2^n ngõ vào chỉ có một ngõ vào tích cực tại một thời điểm xác định, và tạo mã đầu ra n bit theo qui luật mã nhị phân có giá trị tùy thuộc vào đầu vào nào được kích hoạt.

Encoder 4 to 2

- Ký hiệu logic:



- Bảng trạng thái:

E	X_3	X_2	X_1	X_0	Y_1	Y_0
0	0	0	0	1	0	0
0	0	0	1	0	0	1
0	0	1	0	0	1	0
0	1	0	0	0	1	1
1	x	x	x	x	0	0

Mã hóa ưu tiên

Nếu có 2 tín hiệu cùng ở mức tích cực thì chỉ có ngõ vào có độ ưu tiên cao hơn mới cho tác động tại ngõ ra


- Ví dụ Encoder có thứ tự ưu tiên giảm dần từ X_0 đến X_3 :

X_3	X_2	X_1	X_0	Y_1	Y_0
x	x	x	1	0	0
x	x	1	0	0	1
x	1	0	0	1	0
1	0	0	0	1	1


VÍ DỤ :

Cho bộ Encoder 4-2 có thứ tự ưu tiên giảm dần từ X_3 đến X_0 . Tìm ngõ ra $Y_1 Y_0$ tương ứng với các giá trị ngõ vào sau:

- $X_3 X_2 X_1 X_0 = 0110$
- $X_3 X_2 X_1 X_0 = 1110$
- $X_3 X_2 X_1 X_0 = 1100$
- $X_3 X_2 X_1 X_0 = 0011$




□ 8 to 3 Encoder (74148): có độ ưu tiên giảm dần từ I_7 đến I_0




- $EI=0$, $I_3=1$ các ngõ vào còn lại mức thấp, các ngõ ra=?
- $EI=0$, $I_1 = I_2 = I_5 = 1$, các ngõ vào còn lại mức thấp, các ngõ ra=?
- $EI=0$, $I_0 = I_4 = I_6 = 0$, các ngõ vào còn lại mức cao, các ngõ ra=?
- $EI=1$, $I_3 = I_6 = 1$, các ngõ vào còn lại mức thấp, các ngõ ra=?

Bộ dồn kênh (Bộ chọn dữ liệu) Multiplexer/Data selector




*Tổ hợp đầu vào **điều khiển** quyết định ngõ vào dữ liệu nào được truyền đến đầu ra*


❖ Mux 2 to 1



Ngõ vào điều khiển S	Ngõ ra Z
0	I_0
1	I_1




❖ Mux 4 to 1




EI	S_1	S_0	Z
H	x	x	L
L	L	L	I_0
L	L	H	I_1
L	H	L	I_2
L	H	H	I_3

❖ Mux 8 to 1




Bộ phân kênh/Demultiplexer



*Ngõ vào **dữ liệu** chỉ truyền đến một trong các ngõ ra do mã ngõ vào **điều khiển** quyết định*

Demux 1-4




A	B	Y3	Y2	Y1	Y0
0	0	0	0	0	X
0	1	0	0	X	0
1	0	0	X	0	0
1	1	X	0	0	0

Từ bảng trên ta có $Y0 = X\bar{A}\bar{B}$; $Y1 = X\bar{A}B$; $Y2 = XA\bar{B}$; $Y3 = XAB$

Led 7 đoạn


2 loại :

- Anode chung
- Cathode chung



Led Anode chung

- Chân Com phải có mức logic 1, muốn sáng led thì các đoạn a-f, dp sẽ ở mức logic 0




Bảng mã cho led anode chung

Số	a	b	c	d	e	f	g	dp	Mã hex
0	0	0	0	0	0	0	1	1	03h
1	1	0	0	1	1	1	1	1	9Fh
2	0	0	1	0	0	1	0	1	25h
3	0	0	0	0	1	1	0	1	0Dh
4	1	0	0	1	1	0	0	1	99h
5	0	1	0	0	1	0	0	1	49h
6	0	1	0	0	0	0	0	1	41h
7	0	0	0	1	1	1	1	1	1Fh
8	0	0	0	0	0	0	0	1	01h
9	0	0	0	0	1	0	0	1	09h

Led Cathode chung

Chân Com phải có mức logic 0, muốn sáng led thì các đoạn a-f, dp sẽ ở mức logic 1



Bảng mã cho led Cathode chung

Số	a	b	c	d	e	f	g	dp	Mã hex
0	1	1	1	1	1	1	0	0	0FCh
1	0	1	1	0	0	0	0	0	60h
2	1	1	0	1	1	0	1	0	0DAh
3	1	1	1	1	0	0	1	0	0F2h
4	0	1	1	0	0	1	1	0	66h
5	1	0	1	1	0	1	1	0	0B6h
6	1	0	1	1	1	1	1	0	0BEh
7	1	1	1	0	0	0	0	0	0E0h
8	1	1	1	1	1	1	1	0	0FEh
9	1	1	1	1	0	1	1	0	0F6h


Bài tập

Sử dụng Decoder 4- $\rightarrow$ 16 có ngõ ra tích cực mức thấp, ngõ vào cho phép E tích cực mức thấp để thiết kế mạch tổ hợp sao cho khi cho vào mã nhị phân 4 bit .Ngõ ra sẽ ở mức 0 khi số thập phân tương ứng của ngõ vào nhỏ hơn 10


Bài tập:

Thiết kế mạch giải mã BCD sang led 7 đoạn loại Anode chung, giả sử các trạng thái (10 -15) của các ngõ vào thì ngõ ra của led không xác định

- Viết biểu thức ngõ ra : a – g
- Rút gọn hàm
- Vẽ mạch logic
- Mô phỏng mạch bằng Proteus



Mạch cộng bán phần (Half Adder)



Chức năng: cộng hai số nhị phân A và B một bit có nhớ


$$S = A \oplus B$$

$$C = A.B$$


Bảng trạng thái:

A	B	S	C
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

Sơ đồ mạch logic:



Mạch cộng toàn phần (Full Adder)




Chức năng: cộng hai số nhị phân A và B một bit có nhớ.
C_{n-1}: bit nhớ của bit thấp
C_n : bit nhớ từ phép cộng

$$S_n = C_{n-1} \oplus (A_n \oplus B_n)$$

$$C_n = A_n B_n + B_n C_{n-1} + A_n C_{n-1}$$

an	bn	C _{n-1}	S _n	C _n
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Sơ đồ mạch logic:






Bài tập:

1. Hãy vẽ mạch cộng FA dùng mạch cộng HA
2. Hãy vẽ mạch cộng hai số nhị phân bốn bit
 $A = A_3A_2A_1A_0$ và $B = B_3B_2B_1B_0$ dùng mạch cộng 1 bit FA


Mạch so sánh

1. Sơ đồ khối mạch so sánh



2. Nguyên lý hoạt động: So sánh hai số nhị phân A và B n bit. Khi $A > B$ thì ngõ ra Y1 tích cực, Khi $A = B$ thì ngõ ra Y2 tích cực, Khi $A < B$ thì ngõ ra Y3 tích cực.

Mạch so sánh 1 bit




A	B	A<B	A>B	A=B
0	0	0	0	1
0	1	1	0	0
1	0	0	1	0
1	1	0	0	1


$$Y1 = a\bar{b}$$

$$Y2 = \overline{a \oplus b}$$

$$Y3 = \bar{a}b$$



BT1: Thiết kế mạch so sánh 1 bit có chân cho phép E



BT2: Hãy thiết kế mạch so sánh 2 số 2 bit, 3bit, 4 bit dùng mạch so sánh một bit đã thiết kế ở phần trên BT1 (gợi ý: sử dụng ngõ vào cho phép E, kết hợp cổng OR)


Mạch so sánh 2 số 2 bit

Bảng trạng thái mạch so sánh 2 số 2 bit: a_1a_0 và b_1b_0

a_1, b_1	a_0, b_0	$A < B$	$A = B$	$A > B$
$a_1 < b_1$	x	1	0	0
$a_1 > b_1$	x	0	0	1
$a_1 = b_1$	$a_0 < b_0$	1	0	0
$a_1 = b_1$	$a_0 > b_0$	0	0	1
$a_1 = b_1$	$a_0 = b_0$	0	1	0

Bài tập

Hãy thiết kế mạch so sánh 4 bit $A = A_3A_2A_1A_0$ và $B = B_3B_2B_1B_0$ dùng mạch so sánh một bit đã thiết kế ở phần trên




TRUTH TABLE


COMPARING INPUTS				CASCADING INPUTS			OUTPUTS		
A ₃ , B ₃	A ₂ , B ₂	A ₁ , B ₁	A ₀ , B ₀	I _{A>B}	I _{A<B}	I _{A=B}	O _{A>B}	O _{A<B}	O _{A=B}
A ₃ > B ₃	X	X	X	X	X	X	H	L	L
A ₃ < B ₃	X	X	X	X	X	X	L	H	L
A ₃ = B ₃	A ₂ > B ₂	X	X	X	X	X	H	L	L
A ₃ = B ₃	A ₂ < B ₂	X	X	X	X	X	L	H	L
A ₃ = B ₃	A ₂ = B ₂	A ₁ > B ₁	X	X	X	X	H	L	L
A ₃ = B ₃	A ₂ = B ₂	A ₁ < B ₁	X	X	X	X	L	H	L
A ₃ = B ₃	A ₂ = B ₂	A ₁ = B ₁	A ₀ > B ₀	X	X	X	H	L	L
A ₃ = B ₃	A ₂ = B ₂	A ₁ = B ₁	A ₀ < B ₀	X	X	X	L	H	L
A ₃ = B ₃	A ₂ = B ₂	A ₁ = B ₁	A ₀ = B ₀	H	L	L	H	L	L
A ₃ = B ₃	A ₂ = B ₂	A ₁ = B ₁	A ₀ = B ₀	L	H	L	L	H	L
A ₃ = B ₃	A ₂ = B ₂	A ₁ = B ₁	A ₀ = B ₀	X	X	H	L	L	H
A ₃ = B ₃	A ₂ = B ₂	A ₁ = B ₁	A ₀ = B ₀	L	L	L	H	H	L
A ₃ = B ₃	A ₂ = B ₂	A ₁ = B ₁	A ₀ = B ₀	H	H	L	L	L	L

H = HIGH Voltage Level

L = LOW Voltage Level




(a)



(b)

4. Hãy thiết kế mạch so sánh 2 số 2 bit, 3bit, 4 bit dùng mạch so sánh một bit như trên



(gợi ý: sử dụng ngõ vào cho phép E, kết hợp cổng OR)

5. Thiết kế mạch giải mã BCD sang led 7 đoạn loại Anode chung, giả sử các trạng thái (10 ÷ 15) của các ngõ vào thì ngõ ra của led không xác định

- Viết biểu thức ngõ ra : a – g
- Rút gọn hàm
- Vẽ mạch logic
- Mô phỏng mạch bằng Proteus

